Wczoraj, podczas organizowanego corocznie przez TSMC forum Supply Chain Management, poznaliśmy plany koncernu dotyczące technologii 5 nanometrów. Pierwsze układy scalone wykonane w tym procesie produkcyjnym mają powstać w TSMC już w I połowie 2019 roku.

Mark Liu, współdyrektor wykonawczy TSMC poinformował, że nad nowym procesem pracuje około 6000 osób z działu badawczo-rozwojowego. W bieżącym roku tajwański koncern chce o 15% zwiększyć wydatki na R&D, a wydatki inwestycyjne sięgną 10 miliardów USD. Firma chce w ten sposób utrzymać swoją wiodącą pozycję na rynku półprzewodników. Intensywnie myśli też o przyszłości. Kilkaset osób z działu R&D zajmuje się obecnie pracą nad technologią 3 nanometrów, a firmowi specjaliści poszukują miejsca, w którym stanie fabryka wytwarzająca 3-nanometrowe chipy.

TSMC produkuje obecnie w ograniczonej ilości układy w technologii 10 nanometrów. W drugim kwartale bieżącego roku produkcja takich kości ma gwałtownie wzrosnąć. Firma jest gotowa też do produkcji kości 7-nanometrowych. Pierwsze takie układy ujrzą światło dzienne jeszcze w bieżącym kwartale, a w przyszłym roku rozpocznie się ich wytwarzanie na masową skalę.
Ciągłe innowacje to dla TSMC sposób na ucieczkę konkurencji oraz wzmacnianie pozycji na rynku. Do tajwańskiego koncernu należy 65-70 procent światowego rynku 16-nanometrowych układów scalonych i 80% rynku układów 28-nanometrowych.

Głównym konkurentem TSMC jest obecnie Samsung, który zapewnia, że w przyszłym roku rozpocznie masową produkcję układów w technologii 7 nanometrów. Intel, inny półprzewodnikowy gigant, zainwestuje 7 miliardów dolarów w ukończenie Fab 42 w Arizonie i rozpocznie prace nad technologią 7 nanometrów. Koncern nie ujawnił, kiedy ma zamiar produkować tego typu chipy.

Ani Samsung ani Intel nie mówią nic o 5- i 3-nanometrowych procesach.

Polecane: