Tajwański gigant TSMC, podczas Technology Symposium, zdradził nieco szczegółów na temat technologii 3- i 2-nanometrowych. Układy w technologii 3 nanometrów mają zjeżdżać z fabrycznych taśm w drugiej połowie 2022 roku. N3 będzie wykonany w technologii FinFET, a układy te mają być o 10-15 procent bardziej wydajne niż N5 przy tym samym poborze mocy.

 

Zaś przy tej samej prędkości pracy N3 będą pobierały o 25–30 procent mniej energii niż N5. N3 pozwoli na zwiększenie gęstości upakowania układów logicznych o 70%, gęstość SRAM o 20%, a podzespołów analogowych o 10%. Wydaje się też, że klienci są bardzo zainteresowani układami N3. TSMC informuje, że już w tej chwili ma 2-krotnie więcej zamówień na N3 niż w analogicznym momencie było ich na N5.

Jednak prawdziwym skokiem technologicznym dla TSMC będzie proces technologiczny N2. Układy 2-nanometrowe nie będą korzystały z technologii FinFET. Firma wykorzysta technologię nanopowłok. To najważniejsza zmiana od lat. TSMC informuje, że tranzystory z nanopowłok charakteryzują się aż 15-procentowym spadkiem zmienności napięcia progowego (Vt) w porównaniu  z „bardzo dobrymi” tranzystorami FinFET. W przemyśle półprzewodnikowym Vt odnosi się do minimalnego napięcia wymaganego, by obwód działał i nawet najmniejsza zmienność w tym zakresie może prowadzić do problemów projektowych oraz spadku wydajności układu, wyjaśniają przedstawiciele TSMC.

Firma potwierdziła jednocześnie swoje plany odnośnie budowy fabryki produkującej układy w technologii N2. Fabryka taka powstanie w Hsinchu na Tajwanie, a firma właśnie negocjuje zakup ziemi pod jej budowę.

 

 

Źródło: DV Hardware
5 2 votes
Article Rating